# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Art Unit: Not assigned

Takeshi KUSAKABE, et al.

Examiner: Not assigned

Serial No: Not assigned

Filed: September 30, 2003

For: A WIRING BOARD AND A

PACKAGING ASSEMBLY USING

THE SAME

# TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2002-289220 which was filed October 1, 2002, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN & HARTSON L.L.

Anthony J. Orler

Registration No. 41,232 Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071 Telephone: 213-337-6700

Facsimile: 213-337-6701

Date: September 30, 2003



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

2002年10月 1日

Date of Application:

特願2002-289220

Application Number: [ST. 10/C]:

願

出


 $[\; \mathsf{J}\; \mathsf{P}\; \mathsf{2}\; \mathsf{0}\; \mathsf{0}\; \mathsf{2} - \mathsf{2}\; \mathsf{8}\; \mathsf{9}\; \mathsf{2}\; \mathsf{2}\; \mathsf{0}\; ]$ 

出 願 Applicant(s):

株式会社東芝

2003年 8月12日

特許庁長官 Commissioner, Japan Patent Office 今井康





【書類名】

特許願

【整理番号】

AMB027011

【提出日】

平成14年10月 1日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/00

【発明の名称】

配線基板及び半導体装置

【請求項の数】

14

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

日下部 武志

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

小澤 勲

【特許出願人】

【識別番号】

000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】

100083806

【弁理士】

【氏名又は名称】

三好 秀和

【電話番号】

03-3504-3075

【選任した代理人】

【識別番号】

100068342

【弁理士】

【氏名又は名称】 三好 保男



【選任した代理人】

【識別番号】 100100712

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100108707

【弁理士】

【氏名又は名称】 中村 友之

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1



【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 配線基板及び半導体装置

【特許請求の範囲】

【請求項1】 絶縁基板と、

前記絶縁基板の第1主面に配置された帯状の第1の信号配線と、

前記第1の信号配線の長手方向に沿って、前記第1の信号配線の両側に一定の幅の溝を形成するように前記第1の信号配線から離間し、且つ前記第1の信号配線が存在しない前記第1主面の残余の領域を埋めて配置された第1の電源配線と

前記絶縁基板の第2主面に配置され、前記絶縁基板中に設けられたスルーホールを介して前記第1の信号配線と電気的に接続されたランドと、

前記ランドから離間したパターンとし、且つ前記ランドが存在しない前記第2 主面の残余の領域を埋めて配置された第2の電源配線

とを備えることを特徴とする配線基板。

【請求項2】 前記第2の電源配線が、前記ランドと前記ランドに接続された第2主面側の第2の信号配線と前記信号配線に接続された前記スルーホールとの周囲に一定の幅の溝を形成するように、前記ランド、前記第2の信号配線及び前記スルーホールから離間することを特徴とする請求項1に記載の配線基板。

【請求項3】 複数枚の前記第1の電源配線が、前記第1主面の中心線に関して鏡映対称となるように配置されることを特徴とする請求項1又は2に記載の配線基板。

【請求項4】 前記第1の電源配線が、前記第1の信号配線から $30\mu$ m~  $120\mu$ mに離間して配置されることを特徴とする請求項 $1\sim3$ のいずれか1項に記載の配線基板。

【請求項5】 前記第1及び第2の電源配線が互いに異なる電位であることを特徴とする請求項1~4のいずれか1項に記載の配線基板。

【請求項6】 前記第1の信号配線及び前記ランドが、前記絶縁基板を介して対向する位置を避けて配置されることを特徴とする請求項1~5のいずれか1項に記載の配線基板。



【請求項7】 前記第1の信号配線が、前記ランドの位置を避けるための折れ曲がり部を有することを特徴とする請求項1~6のいずれか1項に記載の配線基板。

【請求項8】 前記第1の信号配線が、前記第1の信号配線の前記スルーホール側の端部とは反対側の端部に、前記第1の電源配線から突出した配線パッド部を有することを特徴とする請求項1~7のいずれか1項に記載の配線基板。

【請求項9】 前記第1の電源配線が、前記配線パッド部と同一方向に、前記第1の電源配線から突出した電源パッド部を前記第1の電源配線の端部に有することを特徴とする請求項8に記載の配線基板。

【請求項10】 絶縁基板と、

前記絶縁基板の第1主面に配置された帯状の第1の信号配線と、

前記第1の信号配線の長手方向に沿って、前記第1の信号配線の両側に一定の幅の溝を形成するように、前記第1の信号配線から離間し、且つ前記第1の信号配線が存在しない前記第1主面の残余の領域を埋めて配置された第1の電源配線と、

前記絶縁基板の第2主面に配置され、前記絶縁基板中に設けられたスルーホールを介して前記第1の信号配線と電気的に接続されたランドと、

前記ランドから離間したパターンとし、且つ前記ランドが存在しない前記第2 主面の残余の領域を埋めて配置された第2の電源配線と、

前記第1主面側に配置され、前記第1の信号配線及び前記第1の電源配線の端 部に設けられたパッド部を介して電気的に接続された半導体チップ

とを備えることを特徴とする半導体装置。

【請求項11】 前記半導体チップは、離間して配置された2枚の前記第1の電源配線の間に配置されることを特徴とする請求項10に記載の半導体装置。

【請求項12】 前記第1の電源配線が、前記第1の信号配線から30 $\mu$ m  $\sim$ 120 $\mu$ mに離間して配置されることを特徴とする請求項10又は11に記載の半導体装置。

【請求項13】 前記第1及び第2の電源配線が互いに異なる電位であることを特徴とする請求項10~12のいずれか1項に記載の半導体装置。



【請求項14】 前記第1の信号配線及び前記ランドが、前記絶縁基板を介して対向する位置を避けて配置されることを特徴とする請求項10~13のいずれか1項に記載の半導体装置。

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、半導体の実装技術に関し、特にBGA型パッケージの配線基板及び 半導体装置に関する。

[0002]

## 【従来の技術】

半導体チップの高集積化に伴い、半導体装置の実装技術においては高密度化が 求められている。高密度化を図った半導体パッケージとしては、端子ピッチの縮 小化、表面実装化、エリア端子化を図ったDIP、QFP、SOP、SOJ等が 知られている。特に最近は、多端子で高密度実装が可能なBGA型パッケージが 盛んに開発され、実用化されている。

## [0003]

半導体パッケージの配線基板においては、動作速度の高速化により周波数が上がると電源ノイズ、クロストークノイズ等を発生することが知られている。特に、数百MHzの周波数で動作し、演算を行うようなマイクロプロセッサユニット等のLSIチップにおいては、信号配線間で発生するクロストークノイズを極力抑えた装置が望まれている。したがって、図13及び図14に示すように、信号配線間に高位電源層(VDD層)又は低位電源層(GND層)を配置することにより、信号線間で発生するノイズをシールドする手法がとられてきた。

#### [0004]

例えば、図13に示す半導体装置100は、高速SRAMに用いられる半導体パッケージの一例である。半導体装置100は、配線基板101と、配線基板101の上部にフェイスアップにより実装され、ボンディングワイヤ105により配線基板101に電気的に接続された半導体チップ103と、配線基板101の下部にマトリクス状に配置された半田ボール104a,104b,・・・・・・

104fとから構成されている。配線基板101は、ボンディングワイヤ105に接続されたチップ側表面配線113a,113b、チップ側表面配線113a,113b、チップ側表面配線113a,113bの下部に配置された絶縁基板110aの下部の全面に配置されたVDD層114、VDD層114の下部に配置された絶縁基板110b、絶縁基板110bの下部の全面に配置されたGND層115、GND層の下部に配置された絶縁基板110c、絶縁基板110cの下部に配置されたランド116a,116b,・・・・・116fとからなる。配線基板101は、チップ側表面配線113a,113bにより平行方向に電気的に接続されている。配線基板101の内部には、スルーホール、ビアホール等(図示せず)が配置されており、チップ側表面配線113a,113bの信号が三次元方向に電気的に接続されている。このような半導体装置100においては、チップ側表面配線13a,113bとランド116a,116b,・・・・・116fとが、全面に設けられた金属層からなるVDD層114及びGND層115を介して配置されることにより、ノイズの発生を三次元方向にシールドしている。

## [0005]

図14に示す半導体装置200は、RDRAMに用いられる半導体パッケージの一例である。半導体装置200は、配線基板201aと、配線基板201aと同一平面上に離間して配置された配線基板201bと、配線基板201a及び配線基板201bの上部にフェイスダウンにより実装された半導体チップ203と、半導体チップ203に接続され、配線基板201aと配線基板201bとの間に配置されたボンディングパッド206と、配線基板201a,201bの下部にマトリクス状に配置された半田ボール204a,204b,・・・・・,204 dとから構成される。配線基板201aは、更に絶縁基板210aと、絶縁基板210aの下部に配置された配線層211aとからなる。配線層211aは、絶縁基板210aの下部にマトリクス状に配置されたランド216a,216 bと、ランド216a,216 b に離間し、且つランド216a,216 b の周囲を平行方向に取り巻くように配置されたVDD配線215と、VDD配線215を介してランド216a,216 b に離間して配置された信号配線213aとからなる。配線基板201 b は、配線基板201aと同様に、絶縁基板210 b と

、絶縁基板210bの下部に配置された配線層211bとからなる。配線層211bは、絶縁基板210bの下部にマトリクス状に配置されたランド216c, 216dと、ランド216c, 216dに離間し、且つランド216c, 216dの周囲を平行方向に取り巻くように配置されたGND配線214と、GND配線214を介してランド216c, 216dに離間して配置された信号配線213bとからなる。信号配線213a, 213bは、ボンディングワイヤ205及びボンディングパッド206を介して半導体チップ203に電気的に接続されている。このような半導体装置200においては、信号配線213a, 213bとランド216c, 216dの周囲に、GND配線214又はVDD配線215が配置されることにより、ノイズの発生を二次元方向にシールドしている。

[0006]

## 【特許文献1】

特開2001-135898号公報

[0007]

## 【発明が解決しようとする課題】

しかし、図13に示す半導体装置100においては、ノイズの発生の原因となる電磁界の漏れを三次元方向にシールドできるが、絶縁基板及び金属配線層を複数層に有する多層基板としなければならないので、装置全体が厚くなり、且つコストがかかる問題があった。

#### [0008]

また、図14に示す半導体装置200においては、三次元方向の電気力線の漏れが大きいので、図13に示すような多層基板に比べると電磁界をシールドする効果が小さくなる問題があった。

#### [0009]

本発明は、上記した従来技術の欠点を除くためになされたものであって、その目的とするところは、二層配線でノイズの発生の原因となる電磁界の漏れを三次元的にシールドし、且つ低コストで製造できる配線基板及び半導体装置を提供することにある。

#### $[0\ 0\ 1\ 0]$

## 【課題を解決するための手段】

上記目的を達成するために、本発明の第1の特徴は、(イ)絶縁基板と、(ロ)絶縁基板の第1主面に配置された帯状の第1の信号配線と、(ハ)第1の信号配線の長手方向に沿って、第1の信号配線の両側に一定の幅の溝を形成するように第1の信号配線から離間し、且つ第1の信号配線が存在しない第1主面の残余の領域を埋めて配置された第1の電源配線と、(ニ)絶縁基板の第2主面に配置され、絶縁基板中に設けられたスルーホールを介して第1の信号配線と電気的に接続されたランドと、(ホ)ランドから離間したパターンとし、且つランドが存在しない第2主面の残余の領域を埋めて配置された第2の電源配線とを備える配線基板であることを要旨とする。

## $[0\ 0\ 1\ 1]$

本発明の第1の特徴によれば、信号配線間、及び信号配線とランドの間に発生 するクロストークノイズ、電源ノイズ等を、二層の配線層で三次元方向にシール ドできる。

## $[0\ 0\ 1\ 2]$

本発明の第2の特徴は、(イ)絶縁基板と、(ロ)絶縁基板の第1主面に配置された帯状の第1の信号配線と、(ハ)第1の信号配線の長手方向に沿って、第1の信号配線の両側に一定の幅の溝を形成するように、第1の信号配線から離間し、且つ第1の信号配線が存在しない第1主面の残余の領域を埋めて配置された第1の電源配線と、(ニ)絶縁基板の第2主面に配置され、絶縁基板中に設けられたスルーホールを介して第1の信号配線と電気的に接続されたランドと、(ホ)ランドから離間したパターンとし、且つランドが存在しない第2主面の残余の領域を埋めて配置された第2の電源配線と、(へ)第1主面側に配置され、第1の信号配線及び第1の電源配線の端部に設けられたパッド部を介して電気的に接続された半導体チップとを備える半導体装置であることを要旨とする。

#### [0013]

本発明の第2の特徴によれば、配線基板を薄型化することができ、低コストで 、且つノイズのシールド効果の高い半導体装置を提供することができる。

#### [0014]

## 【発明の実施の形態】

以下、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、形状や寸法等は現実のものとは異なることに留意すべきである。したがって、具体的な形状や寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においてもお互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す第1及び第2の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置などを下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

### [0015]

## (第1の実施の形態)

本発明の第1の実施の形態に係る配線基板2は、図1~図5に示すように、絶縁基板10と、絶縁基板10の第1主面に配置された第1の信号配線13a,13b,・・・・,13jから離間し、第1の信号配線13a,13b,・・・・,13jが存在しない第1主面の残余の領域を埋めて配置された第1の電源配線(高位電源配線)14a,14bと、絶縁基板10の第2主面に配置されたランド16a,16b,・・・・,16mと、ランド16a,16b,・・・・,16mから離間し、ランド16a,16b,・・・・,16mから離間し、ランド16a,16b,・・・・,16mが存在しない第2主面の残余の領域を埋めて配置された第2の電源配線(低位電源配線)15とを備える。尚、第1の信号配線13a,13b,・・・・,13jの中に直流的な信号、即ち他の電源配線等が含まれていても構わない。

#### $[0\ 0\ 1\ 6]$

図1に示すように、第1主面には、第1の配線層11として、絶縁基板10の上部に折れ曲がり部17a,17b,・・・・・,17jを有する帯状の第1の信号配線13a,13b,・・・・・,13jが引き回されている。第1の信号配線13a,13b,・・・・・,13jの幅は、20 $\mu$ m~100 $\mu$ mである

。この第1の信号配線13a,13b,・・・・・,13jの周囲を、長手方向 に沿って一定の溝を形成するように、高位電源配線(第1の電源配線)14a, 14bが30μm~120μm離間して配置されている。高位電源配線(第1の 電源配線)14a,14bは、絶縁基板10のほぼ全面に配置された板状のパタ ーンであり (図5参照)、高位電源 (VDD) を供給すると同時に、第2主面の ランド16a, 16b, · · · · · , 16mからの電磁界に対するシールドプレ ーンとして機能している。尚、第1の信号配線13a,13b,・・・・・,1 3 j の端部は、図1に示すように、絶縁基板10中に開口されたスルーホール1 9a, 19b, ····, 19jの内壁の金属層にそれぞれ接続されている。 また、第1の信号配線13a,13b,・・・・・,13jのスルーホール19 a, 19b, ····, 19jに接続されない側の端部には、高位電源配線( 第1の電源配線) 14a, 14bから突出した配線パッド部23a, 23b, ・ ・・・・, 23jが配置されている。配線パッド部23a, 23b, ・・・・・ , 23jの近傍には、電源パッド部23k, 231が、配線パッド部23a, 2 3b, ・・・・・, 23 j と同一方向に突出されており、この電源パッド部23 k, 231と配線パッド部23a, 23b, ····, 23jとの上部に半田 バンプ等を介すことにより、半導体チップ3が実装される。

#### $[0\ 0\ 1\ 7]$

図 2 に示すように、第 2 主面には、第 2 の配線層 1 2 としてランド 1 6 a, 1 6 b,・・・・・, 1 6 mが、スルーホール 1 9 a, 1 9 b,・・・・・, 1 9 j に対応しマトリクス状に配置されている。ランド 1 6 a, 1 6 b,・・・・ , 1 6 mとスルーホール 1 9 a, 1 9 b,・・・・, 1 9 j は、第 2 主面に設けられた帯状の第 2 の信号配線 2 0 a, 2 0 b,・・・・, 2 0 j により接続されている。第 2 の信号配線 2 0 a, 2 0 b,・・・・・, 2 0 j の幅は 2 0  $\mu$  m~ 1 0 0  $\mu$  mである。但し、このランド 1 6 a, 1 6 b,・・・・, 1 6 m 及び第 2 の信号配線 2 0 a, 2 0 b,・・・・, 2 0 j は、点線で示す第 1 主面側の第 1 の信号配線 1 3 a, 1 3 b,・・・・・, 1 3 j と絶縁基板 1 0 を介して対向する位置を避けて配置されている。また、ランド 1 6 a, 1 6 b,・・・・, 1 6 m、スルーホール 1 9 a, 1 9 b,・・・・, 1 9 j 及び第 2 の

信号配線20a,20b,・・・・・,20jの周囲には、図5に示すように板状で、グランド(GND)となる低位電源配線(第2の電源配線)15がほぼ全面に配置されている。低位電源配線(第2の電源配線)15は、第1主面側の第1の信号配線13a,13b,・・・・・,13jからの高周波の電磁界に対するシールドプレーンとして機能している。尚、ランド16a,16b,・・・・・,16mは、図3に示すように、半田ボール4a,4b,4c,4dを取り付けるための金属パターンである。

## [0018]

図3は、図1のA-A方向から見た第1の実施の形態に係る半導体装置の断面図である。第1の配線層11が設けられた第1主面側にフリップチップ接続されるように、半導体チップ3が、フェイスダウン型に装着されている。ランド16m,16b,16d,16eの下部には、マトリクス状に配置された半田ボール4a,4b,4c,4dが配置されている。ランド16m,16b,16d,16eの配置される位置はどこであってもよい。例えば、ランド16m,16b,16d,16d,16eが配線基板2の外周に配置されてもよい。

## [0019]

本発明の第1の実施の形態に係る配線基板2においては、第1の信号配線13a,13b,・・・・・,13j、第2の信号配線20a,20b,・・・・・,20j及びランド16a,16b,・・・・・,16mが、ほぼ全面に渡って配置されたVDD供給用の高位電源配線(第1の電源配線)14a,14b又はGNDとなる低位電源配線(第2の電源配線)15により周囲を取り囲まれている。更に、第1主面の第1の信号配線13a,13b,・・・・,13jと第2主面のランド16a,16b,・・・・・,16mとが、絶縁基板10を介して互いに対向しない位置に配置されている。したがって、第1の信号配線13a,13b,・・・・・,13jに高周波電流を流した場合に発生する強い電磁界に対し、高位電源配線14a,14b及び低位電源配線15がシールドプレーンとして機能するので、ノイズの発生を三次元的にシールドできる。第1の信号配線13a,13b,・・・・・,13j及びランド16a,16b,・・・・・,16mは、一定電位のシールドプレートによりシールドされればよいので、必

要に応じて高位電源配線(第1の電源配線)14a,14b又は低位電源配線(第2の電源配線)15のパターンを変えることもできる。更に、高位電源配線14a,14b又は低位電源配線15を、第1の信号配線13a,13b,・・・・・,13j又はランド16a,16b,・・・・・,16mに近づけるほど、シールド効果の高い配線基板2が得られるので、第1の信号配線13a,13b,・・・・,13j又はランド16a,16b,・・・・,16mから30μm~120μm程度離間して配置するのが好ましい。更に好ましくは、離間幅を現在の微細化技術の限界点である30μm程度にするのがよい。離間幅を広げると、配線のキャパシタンスを抑えることができるので、50μm~120μmとしてもよい。このような配線基板2及び配線基板2を用いた半導体装置は、絶縁基板10を複数層に設ける必要がないので、装置の薄型化を図ることができ、日つ低コストで製造が可能である。

## [0020]

次に、図6を用いて、本発明の第1の実施の形態に係る配線基板2及び配線基板2を用いた半導体装置の製造方法を説明する。以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。尚、図6に配線基板2は、図1に示すD-D方向から見た断面を示す。

#### $[0\ 0\ 2\ 1]$

(イ) 先ず、図6(a)に示すように、厚さ $30\mu$ m $\sim60\mu$ mのエポキシ樹脂からなる絶縁基板10を用意する。好ましくは、厚さ $50\mu$ m程度の絶縁基板10を用意する。絶縁基板10としては、エポキシ樹脂のほか、ポリイミド樹脂、フェノール樹脂、又はセラミックス基板、炭化珪素基板等を使用することも可能である。図示を省略するが、その後、絶縁基板10の第1主面及び第2主面に銅箔を貼り付け、エッチングにより銅箔を薄くしておく。

#### [0022]

(ロ) 次に、図6 (b) に示すように、絶縁基板10に直径 $100 \sim 200 \mu$  mの円形のスルーホール19 b,19 c をレーザ法により形成する。尚、スルーホール19 b,19 c は、従来の機械的なドリル法により形成されても構わない

。スルーホール19b,19cは、楕円形、多角形等であってもよい。

## [0023]

(ハ) 次に、図6(c)に示すように、絶縁基板10の第1主面及び第2主面に、厚さ $25\mu$ m $\sim 35\mu$ mの銅、ニッケル、金等の金属膜22を蒸着法、無電界メッキ法等により形成する。この時、スルーホール19b,19cの内壁にも同様に、銅等を用いてパターン間接続メッキが行われる。

#### [0024]

(二)次に、金属膜22上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチングマスクとしてエッチングし、図6(d)に示すように、第1の配線層11を形成する。第1の配線層11には、第1の信号配線13a、VDDを供給するための高位電源配線14a、半導体パッド3を装着するためのパッド部23aが形成される。第1主面のフォトレジストを除去後、第2主面の金属膜22上に新たなフォトレジスト膜をパターニングし、エッチングにより第2の配線層12を形成する。第2の配線層12には、GNDとなる低位電源配線15、半田ボール4a,4eを形成するためのランド16a,16m、第2の信号配線(図示せず)が形成される。

#### [0025]

(ホ)次に、図6 (e)に示すように、第1の配線層11及び第2の配線層12にソルダーレジスト膜24を形成する。そして、フォトリソグラフィ技術によりソルダーレジスト膜24をエッチングし、第1主面のパッド部23a及び第2主面のランド16a,16mを露出させる。そしてパッド部23a及び第2主面のランド16a,16mの表面にニッケル(Ni)膜27によるメッキ27、金(Au)膜28によるメッキを施す。

#### [0026]

(へ) 次に、図6 (f) に示すように、パッド部23aの上部に図示しない半田バンプ等を介して半導体チップ3を実装し、ランド16a, 16mに半田ボール4e, 4aをそれぞれ形成する。

#### [0027]

以上の工程により、図4に示すような配線基板2及び配線基板2を用いた半導体装置が実現可能となる。本発明の第1の実施の形態に係る配線基板2及び配線基板2を用いた半導体装置によれば、一層の絶縁基板10で、簡単に、低コストで製造することができる。尚、第1の配線層11及び第2の配線層12のパターニングは、どちらが先に行われてもよい。

#### [0028]

#### (第2の実施の形態)

本発明の第2の実施の形態に係る半導体装置は、図7~図11に示すように、 2枚の配線基板2a, 2bを有しており、配線基板2a, 2bのそれぞれにボン ディングパッド26a、26b、・・・・・26kに接続するためのスルーホー ル19 n, 19 o, ・・・・・19 v を更に有する点が異なる。更に、図11に 示すように、配線基板2a,2bの第1主面側に配置される半導体チップ3が、 配線基板2aと配線基板2bとの間にある基板開口部30に配置されたボンディ ングパッド26 a, 26 b, ・・・・・26 kを介して電気的に接続される点が 異なる。他は、図1に示す第1の実施の形態の構成と同様であるので、重複した 記載を省略する。 図7に示すように、第1主面には、第1の配線層11a,1 1bとして、帯状の第1の信号配線13a,13b,・・・・13jが、絶縁 基板10上に引き回されている。この第1の信号配線13a,13b,・・・・ · 13 jの両側を、長手方向に沿って一定の溝を形成するように、第1の配線層 11aにはGNDとなる低位電源配線(第1の電源配線)15aが、第1の配線 層11bにはVDDを供給する高位電源配線(第1の電源配線)14aが、それ ぞれ絶縁基板10の上を $30\mu$ m $\sim 120\mu$ m離間し、それぞれ第1主面の残余 の領域を埋めるように配置されている。低位電源配線15a及び高位電源配線1 4 a は、絶縁基板10のほぼ全面に板状の形状を有して配置されている(図11 参照)。また、図7に示すように、第1の信号配線13a,13b,・・・・・ 13 jのスルーホール19 a, 19 b, ・・・・19 jに接続されない側の端 部は、ボンディングパッド26a, 26b, ・・・・26kの近傍に直線状に 並んで配置されたスルーホール19n,19o,・・・・19vの内壁の金属 層にそれぞれに接続されている。スルーホール19n, 19o, ・・・・・19

vは、図8に示すように、図示を省略したパッド部及びボンディングワイヤ25を介してボンディングパッド26a,26b,・・・・26kに電気的に接続されている。複数のボンディングパッド26a,26b,・・・・26kは、例えば半導体チップ3の素子形成面に形成された $1\times10^{18}\,\mathrm{cm}^{-3}\sim1\times10^{21}\,\mathrm{cm}^{-3}$ 程度のドナー若しくはアクセプタがドープされた複数の高不純物密度領域(ソース領域/ドレイン領域、若しくはエミッタ領域/コレクタ領域等)等にそれぞれ接続されている。

## [0029]

図8に示すように、第2主面には、第2の配線層12a, 12bとして、ランド16a, 16b, ・・・・, 16mが、スルーホール19a, 19b, ・・・・・, 19jに対応してマトリクス状に配置されている。但し、このランド16a, 16b, ・・・・,16mは、点線で示す第1主面側の第1の信号配線13a, 13b, ・・・・,13jと絶縁基板10a, 10bを介して対向する位置を避けて配置されている。このランド16a, 16b, ・・・・,16mの外周を取り囲んで一定の溝を形成するように、第2の電源配線である低位電源配線15b及び高位電源配線14cが、ランド16a, 16b, ・・・・,16mから30 $\mu$ m~120 $\mu$ m離間して配置されている。尚、第2の配線層12aは、GNDとなる低位電源配線(第2の電源配線)15bが、第2の配線層12bには、VDDを供給する高位電源配線(第2の電源配線)14cが、第2主面上をほぼ全面に板状の形状を有して配置されている(図11参照)。

#### [0030]

図9は、図7のF-F方向から見た第2の実施の形態に係る半導体装置の断面図を示している。第1の配線層11aには半導体チップ3が実装され、ランド16m,16b,16d,16eには半田ボール4a,4b,4c,4dが配置されている。尚、図11に示すように、半導体チップ3は、ボンディングワイヤ25を介して低位電源配線(第2の電源配線)15b及び高位電源配線(第2の電源配線)14cに接続されている。

#### [0031]

本発明の第2の実施の形態に係る半導体装置によれば、複数の配線基板2a,

2 bをボンディングワイヤ25により接続した場合においても、第1の信号配線 13a, 13b, ・・・・13j及びランド16a, 16b, ・・・・16mの平行方向、及び垂直方向に、ほぼ全面に渡ってVDDを供給する高位電源配線 14a, 14c又はGNDとなる低位電源配線 15a, 15bが配置されている。したがって、第1の信号配線 13a, 13b, ・・・・13jに高周波電流を流す際に発生する強い電磁界に対し、高位電源配線 14a, 14c及び低位電源配線 15a, 15bがシールドプレーンとして機能するので、ノイズの発生を三次元方向にシールドすることができる。また、図11に示す半導体装置は、ワイヤボンディング実装することが可能なため、フリップチップ実装に比べて低コストで製造できる。

## [0032]

次に、図12を用いて、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する。図12(a)~図10(d)は、図7に示すI-I中の断面を示す。図12(f)及び図12(g)は、図7中のJ-J断面を示す。尚、図12(a)~図12(d)までは、図6に示す半導体装置の製造方法と同様であるので重複した記載を省略する。

#### [0033]

(ホ) 次に、図12 (e) に示すように、第1の配線層11b及び第2の配線層12bにソルダーレジスト膜24を形成する。そして、フォトリソグラフィ技術によりソルダーレジスト膜24をエッチングし、ワイヤボンディング接続用のスルーホール(図示せず)及び第2主面のランド16i,16fを露出させる。そしてランド16i,16fの表面にニッケル(Ni)膜27、金(Au)膜28によるメッキを施す。

#### [0034]

(へ) 図10 (f) に示すように、第1の配線層11a, 11bに、半導体チップ3を配置する。そして図(g) に示すように、半導体チップ3に接続されたボンディングパッド26と、配線基板2a, 2bとをボンディングワイヤ25により接続する。

#### [0035]

以上の工程により、本発明の第2の実施の形態に係る半導体装置が実現可能となる。本発明の第2の実施の形態に係る配線基板2及び配線基板2を用いた半導体装置によれば、二層の配線層で、電磁界の漏れを三次元方向にシールドすることができ、低コストで簡単に製造することができる。

#### [0036]

(その他の実施の形態)

上記のように、本発明は第1及び第2の実施の形態によって記載したが、この 開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきで はない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が 明らかとなろう。

## [0037]

既に述べた第1及び第2の実施の形態の説明においては、VDDを供給する高位電源配線14a,14b,14c及びGNDとなる低位電源配線15,15a,15bが、第1の信号配線13a,13b,・・・・・13j又はランド16a,16b,・・・・・,16mの周囲のどの配置されても構わない。

## [0038]

更に、既に述べた第1及び第2の実施の形態の説明においては、第1の信号配線13a,13b,・・・・・,13j及びランド16a,16b,・・・・・,16mとが絶縁基板10を挟んで対向する位置に配置されても、ノイズをシールドする効果を有している。

#### [0039]

更に、既に述べた第1及び第2の実施の形態に係る配線基板2,2a,2bは、BGAパッケージの他にも、周波数が高く且つ動作が高速な半導体装置に応用することが可能である。

#### [0040]

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

#### [0041]

## 【発明の効果】

以上より、本発明によれば、二層配線でノイズの発生の原因となる電磁界の漏れを三次元的にシールドし、且つ低コストで製造できる配線基板及び半導体装置を提供することができる。

#### 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施の形態に係る配線基板の第1主面を示す平面図である。

【図2】

本発明の第1の実施の形態に係る配線基板の第2主面を示す平面図である。

【図3】

図1のA-A方向から見た断面図である。

【図4】

図1のB-B方向から見た断面図である。

【図5】

図1のC-C方向から見た断面図である。

【図6】

本発明の第1の実施の形態に係る配線基板及び半導体装置の製造方法を示す断 面図である。

【図7】

本発明の第2の実施の形態に係る半導体装置の第1主面を示す平面図である。

【図8】

本発明の第2の実施の形態に係る半導体装置の第2主面を示す平面図である。

【図9】

図7のF-F方向から見た断面図である。

【図10】

図7のG-G方向から見た断面図である。

【図11】

図7のH-H方向からみた断面図である。

【図12】

本発明の第2の実施の形態に係る半導体装置の製造方法を示す断面図である。

## 【図13】

従来の半導体装置100を示す断面図である。

#### 【図14】

従来の半導体装置200を示す断面図である。


#### 【符号の説明】

- 2, 2 a, 2 b…配線基板
- 3 … 半導体チップ
- 4 a, 4 b, ····, 4 j …半田ボール
- 10…絶縁基板
- 11.11a.11b…第1の配線層
- 12,12a,12b…第2の配線層
- 13, 13a, 13b, 13c, ····13j…第1の信号配線
- 14a, 14b, 14c…高位電源配線
- 15, 15a, 15b…低位電源配線
- 16a, 16b, ·····16m…ランド
- 17a, 17b, ····, 17j…折れ曲がり部
- 19a, 19b, ····19v…スルーホール
- 20a, 20b, ・・・・20v…第2の信号配線
- 2 2 …金属膜
- 23a, 23b, ·····231…パッド部
- 2 4 …ソルダーレジスト膜
- 25…ボンディングワイヤ
- 26a, 26b, ·····26k…ボンディングパッド
- 2 7 ···ニッケル (Ni) 膜
- 28…金(Au)膜
- 30…基板開口部
- 100…半導体装置
- 101…配線基板


- 103…半導体チップ
- 104a, 104b, …半田ボール
- 105…ボンディングワイヤ
- 110a, 110b…絶縁基板
- 113a, 113b…チップ側表面配線
- 1 1 4 ··· V D D 層
- 115…GND層
- 116a, 116b…ランド
- 200…半導体装置
- 201a, 201b…配線基板
- 203…半導体チップ
- 204a, 204b, …半田ボール
- 205…ボンディングワイヤ
- 206…ボンディングパッド
- 210a, 210b…絶縁基板
- 2 1 1 a 、 2 1 1 b … 配線層
- 213a, 213b…第1の信号配線
- 214a, 214b, 214c…GND配線
- 215a, 215b, 215c…VDD配線
- 216a, 216b, 216c, 216d…ランド


【書類名】 図面

# 【図1】



【図2】







4a,4b,4c,4d:半田ボール 14a:高位電源配線

| 4a : 15] 広電が記が | 13a,13b,13c,13d,13e : 第1の信号配線 | 15 : 低位電源配線


15:供位電源配級 16b,16d,16e,16m:ランド




13a,13c:第1の信号配線 14a:高位電源配線 15:低位電源配線 19b,19d,19e:スルーホール




【図6】




[図7]



【図8】



## 【図9】



2a:配線基板


4a,4b,4c,4d: 半田ボール

10a:絶縁基板 11a:第1の配線層 12a:第2の配線層

13a,13b,13c,13d,13e:第1の信号配線


15a,15b:低位電源配線 16b,16d,16e,16m:ランド

# 【図10】




13a,13c:第1の信号配線 19b,19d,19e:スルーホール 15a,15b:低位電源配線


【図11】



【図12】




【図13】



【図14】

200



## 【書類名】 要約書

## 【要約】

【課題】 二層配線で、ノイズの発生の原因となる電磁界の漏れを三次元的にシールドし、且つ低コストで製造できる配線基板及び半導体装置を提供する。

【解決手段】 絶縁基板10と、絶縁基板10の第1主面に配置された帯状の第1の信号配線13と、第1の信号配線13の長手方向に沿って第1の信号配線13の両側に一定の幅の溝を形成するように第1の信号配線13から離間し第1の信号配線13が存在しない第1主面の残余の領域を埋めて配置された第1の電源配線14と、絶縁基板10の第2主面に配置され絶縁基板10中に設けられたスルーホール19を介して第1の信号配線13と電気的に接続されたランド16と、ランド16から離間したパターンとしランド16が存在しない第2主面の残余の領域を埋めて配置された第2の電源配線15とを備える。

【選択図】 図1

特願2002-289220

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由]

2001年 7月 2日

[更理由] 住所変更 住 所 東京都港

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝

•

•